CMOS SRAM Diseño y análisis de celdas SRAM de baja fuga y alta velocidad

En este trabajo se presenta la nueva célula SRAM de 5T y 6T de terminación única. Este transistor es una célula de alta densidad o que ocupa menos área que la célula SRAM de 6T convencional. La corriente de fuga de esta célula es muy baja en comparación con otras células de 5T o 6T convencionales. Se requiere un circuito de precarga para esta célula como el de la célula SRAM de 6T convencional. Esta célula también es eficiente en cuanto al consumo de energía. Además, los resultados muestran que los datos almacenados en esta celda son muy estables. Con la configuración propuesta podemos mejorarla con varias técnicas. Podemos cambiar la relación de aspecto de la célula para obtener mejores resultados. Podemos aplicar clock gating para conseguir un circuito de bajo consumo. Podemos mejorar el circuito periférico para un mejor rendimiento.